更新时间：2020-04-03 12:45:39
封面
版权信息
作者简介
序一：夏老的激励
第3版序：走在风口浪尖
前言
本书的特点
本书内容体系
第2版更新内容（2016/2017）
第3版更新内容（2019）
本书读者对象
第一部分 FPGA基础理论
第1章 浅谈FPGA技术、优势、学习途径
1.1 FPGA的诞生、发展与未来
1.2 Altera FPGA介绍及其发展、应用
1.3 善用网络资源，不断总结自我
第2章 MAX II CPLD/Cyclone IV FPGA PCB硬件设计
2.1 浅谈PCB Layout
2.2 MAX II CPLD核心电路设计
2.3 Cyclone IV FPGA核心电路设计
2.4 FPGA/CPLD电路焊接、调试经验总结
2.5 本书配套FPGA开发平台硬件介绍
第3章 Quartus II软件安装与Verilog HDL简介
3.1 Quartus II软件安装
3.2 Verilog HDL设计
3.3 Testbench文件架构
3.4 Quartus II工程目录定义约定
第二部分 FPGA初级入门
第4章 4位计数器的设计与仿真验证
4.1 写在前面的话
4.2 FPGA/CPLD开发流程
4.3 基于Quartus II 18.0的4位计数器设计流程
4.4 基于Modelsim-Intel 10.5b的4位计数器仿真验证流程
4.5 设计思路的验证与总结
第5章 LED驱动电路设计
5.1 LED驱动电路设计方案1—入门
5.2 LED驱动电路设计方案2—升级
5.3 8位LED跑马灯显示实验
5.4 LED特效呼吸灯的设计
第6章 独立按键与矩阵键盘的FPGA驱动电路实现
6.1 按键及其工作模式介绍
6.2 独立按键的FPGA驱动电路设计
6.3 矩阵键盘的FPGA驱动电路设计
第7章 “Hello World”的LCD1602显示驱动电路实现
7.1 LCD1602介绍及硬件设计
7.2 LCD1602的FPGA驱动电路实现
第8章 优化设计FPGA全局时钟管理模块
8.1 异步复位，同步释放机制
8.2 无PLL的全局时钟管理模块设计
8.3 Quartus II IP核介绍及PLL的定制
8.4 带PLL的全局时钟管理模块设计
第9章 基于FPGA与MCU通信的SPI总线协议设计
9.1 SPI总线协议介绍及硬件的设计
9.2 SPI总线协议的通信实现
第10章 基于FPGA与PC通信的UART串口设计
10.1 追根溯源解析串口通信
10.2 串口电路的设计
10.3 细说真正的任意分频
10.4 串口通信的硬件实现
第11章 基于FPGA的VGA驱动显示设计
11.1 VGA接口、时序及驱动电路设计
11.2 VGA驱动的FPGA实现
11.3 “Hello World”的VGA显示驱动实现
11.4 彩色图像的VGA显示驱动电路
第三部分 FPGA高级进阶
第12章 基于SDRAM的VGA显示控制器的设计与实现
12.1 跨时钟域数据交互
12.2 SDRAM的介绍及其控制器的移植与优化
12.3 基于SDRAM的VGA显示控制器的实现
第13章 基于OV7725的摄像头视频图像采集系统
13.1 系统框架设计思路分析
13.2 OV7725摄像头介绍与视频采集实现
13.3 OV7725视频图像显示的实现
13.4 本章小结
第14章 TimeQuest时序分析与实战演练
14.1 写在前面的话
14.2 保持裕量和建立裕量的深刻理解
14.3 时钟约束—内对内模型
14.4 output引脚约束—内对外模型
14.5 input引脚约束—外对内模型
14.6 阶段性小总结
14.7 约束异常
14.8 决战SDRAM时序约束
14.9 Altium Designer查看走线报表
第四部分 FPGA终极修炼
第15章 基于FPGA的硬件系统设计
15.1 FPGA芯片选型
15.2 FPGA的与众不同—PCB布局在设计原理图之前
15.3 存储器的选型
15.4 FPGA外围器件的选择与设计
15.5 基于核心板的系统设计
15.6 基于低功耗系统的电源选型
15.7 高速系统的PCB设计要点
15.8 本章小结
第16章 FPGA与深度学习加速器
16.1 引言
16.2 AI兴起的背景与三要素
16.3 深度学习背后的技术—AI计算平台发展现状
16.4 深度学习的FPGA设计导向
16.5 基于FPGA的深度学习加速器的优化要点
