2.2 Si³P之integration
下面对Si³P 中的集成（integration）进行详细解读。
从电子系统集成的角度看，集成可分为三个层次（Level），如图2-6所示。
（1）IC层面集成（Integration on Chip），其中最具代表性的就是SoC；
（2）PCB层面集成（Integration on PCB），其中最具代表性的就是SoP（PCB）。
（3）封装层面集成（Integration in Package），其中最具代表性的就是SiP；
图2-6 电子系统集成的三个层次
2.2.1 IC层面集成
IC（Integrated Circuit，集成电路）层面集成——Integration on Chip，就是在一块极小的硅晶片上，利用半导体工艺制作出许多晶体管、电阻、电容等元件，并连接成具有特定功能的电子电路。
集成电路的发明者基尔比（Jack Kilby）认为，电路所需的所有元器件都可以用硅这一种材料来制作。由电阻、电容、二极管和三极管组成的电路可以被集成在一块硅晶片上，只需要一种半导体材料就能将所有电子元器件集成起来。今天，我们称这种集成方式为同构集成。
1958年9月12日，世界上第一款集成电路试验成功，如图2-7所示。这款集成电路是由电阻、电容、二极管和三极管组成的相移振荡器，成品的尺寸为0.12英寸×0.4英寸（3.05 mm×10.2 mm）。
图2-7 世界第一款集成电路（1958年）
42年后，基尔比因为发明了集成电路，获得了2000年的诺贝尔物理学奖。
今天，集成电路深刻地影响着我们社会的每一个角落。集成电路本身也发生了天翻地覆的变化，尺度从最初的毫米级（mm）进化到微米级（um）再到今天的纳米级（nm），缩小了百万倍，集成电路芯片内部集成的晶体管数量也达到了百亿级别。例如，苹果的Apple A13处理器集成了85亿个晶体管，采用7 nm工艺；华为的麒麟990 5G处理器集成了103亿个晶体管，同样采用了7 nm工艺。
IC层面集成主要体现在以下三方面。
1.晶体管工艺尺寸缩小，数量增加
1958年，第一款集成电路研发成功，仅仅包含几个晶体管，尺度为mm级别；
1971年，Intel 4004内部集成2300个晶体管，采用10 um制程；
1989年，Intel 486内部集成120万个晶体管，采用1 um制程；
2000年，Intel Pentium 4内部集成4200万个晶体管，采用0.18 um制程；
2010年，Intel Core i7-980X内部集成11.7亿个晶体管，采用32 nm制程；
2018年，Intel i9-9980内部集成约100亿个晶体管，采用14 nm制程；
2019年，华为麒麟990 5G处理器内部集成103亿个晶体管，采用7 nm制程；
2020年，苹果的Apple A14处理器内部集成118亿个晶体管，采用5 nm制程。
IC层面集成经过60多年的发展，已经发展得足够充分，也已经快走到尽头了。
工艺尺寸的缩小最终会到达极限，目前主流工艺尺寸已经到达5 nm，正在向3 nm、1 nm迈进，而硅原子的半径是0.117 nm，硅的晶格边长是0.54 nm，1 nm的宽度最多存放3个硅原子。
2.芯片面积的扩大
为了增加硅片上的集成度，除了缩小单个晶体管的体积，另一种方法就是增大芯片的面积。不过长期以来，由于工艺限制和成本约束等原因，芯片面积的变化一直不大，面积在400 mm2（20 mm×20 mm）以上的就算是比较大的芯片了。
2017年，Tesla V100曾经以815 mm2创造了芯片尺寸的记录。
2019年8月，美国创企Cerebras推出的巨型芯片WSE（Wafer Scale Engine）的尺寸达到了惊人的46225 mm2，每条边长约22厘米（约8.5英寸），比iPad还要大。
图2-8 世界最大芯片WSE（2019年）
然而，在本书1.3.4节中已经介绍过，WSE超大的面积和12000亿个晶体管数量也给封装测试带来了很大的挑战。这款产品的实用性并不强，在长期的实际应用中应该没有太大市场。
看来，芯片面积的增长也会有一个限制，并不是面积越大越好。
3.向3D立体化方向发展
图2-9所示为三种类型的晶体管的物理结构，从左到右依次是Planar FET（平面场效应晶体管）、FinFET（鳍式场效应晶体管）和Stacked nano sheet FET（堆叠纳米片场效应晶体管）。
图2-9 三种类型的晶体管的物理结构
由图2-9可知，晶体管的微观结构已经由平面化向3D立体化方向发展，不过在集成电路晶圆平面上，晶体管本身还处于一个平面层。
那么，可不可以将晶体管也进行多层堆叠呢？答案是肯定的，图2-10所示的3D NAND Flash结构就是一个典型的例子。
图2-10 3D NAND Flash结构
IC的集成向3D方向发展，主要面临的困难是工艺难度大，并且目前适用的范围局限在3D NAND领域。对于其他类型的芯片，采用的是还平面结构，即所有的晶体管处于一个平面层。当然，未来可期，技术的发展往往也会超出我们的想象。
2.2.2 PCB层面集成
讨论完IC层面集成，下面介绍PCB层面集成（Integration on PCB）。
PCB（Print Circuit Board）中文名称为印制电路板，又称印刷电路板，是电子元器件电气连接的重要载体。
几乎所有电子设备，从电子手表、计算器、手机到计算机，从汽车，火车、飞机、轮船到卫星，从可穿戴设备到通信网络、互联网系统，只要有电子元器件，想要使他们之间实现电气互连，都要使用PCB。可以说PCB是现代电子工业中最重要的部件之一。PCB上的电子系统集成如图2-11所示。
图2-11 PCB上的电子系统集成
自PCB诞生至今已有80多年的历史。1936年，奥地利人Paul Eisner博士在英国提出了“印刷电路（Print Circuit）”这个概念，Paul Eisner博士被人们称为“印制电路板之父”。
1.PCB集成密度的提升
PCB技术从诞生发展到今天，PCB上的集成度也得到了极大的提升。
PCB上的集成主要体现在两个方面：①PCB基板上集成度的提升，主要包括线条密度的增大和层数的增加；②元器件组装密度的提高，这主要得益于元器件封装尺寸的缩小和元器件引脚密度的增大。
目前，PCB基板线条的宽度和间距已经达到了50 um级甚至更小，层数最多的PCB甚至已经能达到100层以上。随着封装技术的发展，元器件封装尺寸越来越小，引脚密度越来越大，引脚排列从线阵到面阵，大大促进了PCB集成度的提高。
在PCB层面上，集成已经得到了充分的发展，要想再进一步，如继续缩小线宽和线间距，或者再提高布线层数，已经没有太多的余地了。所以人们开始考虑在PCB层面进行3D集成。
2.PCB层面的3D集成
虽然PCB层面的集成大多是2D集成，但目前也有一些3D技术的尝试。通常包括两种方式：一种是在PCB基板中埋入器件，包括无源器件和有源器件，但是由于工艺难度和生产成本等原因，应用并不广泛，反而是在封装或SiP基板中，这种技术得到了比较多的应用；另一种方式就是将PCB堆叠起来，例如，在iPhone X中就采用了这种堆叠PCB技术。图12-12所示为采用堆叠PCB技术的iPhone X芯片。
图2-12 采用堆叠PCB技术的iPhone X芯片
目前绝大多数PCB上的集成基本上还是在XY平面进行的。
PCB并不适合进行3D集成，主要原因有以下几点：
①相对而言，PCB的尺寸比较大，进行3D集成的局限性比较大；②安装在PCB上的元器件通常不支持3D堆叠安装；③PCB要进行3D集成，在结构强度上往往要借助结构件，这就使得结构设计变得复杂。
2.2.3 封装层面集成
下面重点介绍封装层面集成（Integration in Package）。
1.封装层面集成的发展历史
第一款微电子封装可以追溯到1947年，比集成电路早了11年，比PCB晚了11年。
1947年，贝尔实验室的三位科学家巴丁、布莱顿和肖克莱发明了第一个晶体管，同时也开创了微电子封装的历史。最早的电子封装以三根引线的TO型封装为主，逐渐发展到了以双列直插封装（DIP）为主流。
从DIP开始，由于芯片本身的复杂度提高，需要向外引出的引点数也变多，封装开始向高密度多引脚发展，逐渐由双列引脚的DIP发展到四边引脚安装的PLCC、单芯片封装（QFP），以及面阵列安装的PGA和BGA等。图2-13所示为单芯片封装（QFP）。
传统电子封装的主要功能是尺度放大、电气互连和保护芯片。因为传统的电子封装内通常只包含一个IC芯片，也就没有集成（Integration）的概念了。
直到多芯片模块（Multi-chip Module，MCM）横空出世，顾名思义，多芯片模块就是在一个模块中集成多个芯片。MCM的发展与混合集成电路（Hybrid Integrated Circuit，HIC）密不可分，混合集成电路包括厚膜混合集成电路和薄膜混合集成电路，是和本章前面提到的IC单片集成电路相对应的技术。随着混合集成电路的迅速发展，逐渐出现了MCM技术，并开始在封装内部实现集成。
MCM大致出现于20世纪80年代后期（电子封装技术发展了大约40年后），到20世纪90年代后开始迅速发展。图2-14所示为一款大功率舵机驱动控制MCM。
图2-13 单芯片封装（QFP）
图2-14 一款大功率舵机驱动控制MCM
大多数MCM应用在航空、航天、兵器、船舶等领域，它与传统的电子封装本没有太多交集，而是作为混合集成电路发展到一定程度出现的一种技术。但是MCM本身就是在封装内部实现的集成，可以看作是封装层面集成的先驱技术。
MCM主要以2D集成为主，通常芯片在XY平面分布，此外，MCM采用的芯片规模都比较小，功能比较单一。所以MCM还不能被称为独立的系统，我们称之为模块。
直到SiP概念出现后，封装层面集成技术的春天才真正来到了。从某种程度上来说，SiP技术是封装内部集成的最典型的代表。
真正的SiP技术是什么时间出现的呢？确切的时间并不好追溯，大致是在20世纪末期，在2009年前后，SiP技术开始在中国得到了较为广泛的应用。在中国，笔者是最早参与SiP研发的工程人员之一。
在SiP技术出现后，商业公司很少明确表明他们是否采用SiP技术，SiP并不为大众所知晓，只是在相关技术人员中间讨论和流传。直到2014年9月，苹果公司推出了万众期待的Apple Watch，明确提出采用了SiP技术，SiP技术开始一下子变得炙手可热，很多大公司纷纷表示向SiP技术进军。
基于SiP的概念和思路，新的概念和技术层出不穷，先进封装技术也不断涌现，例如FOWLP、InFO、CoWos、HBM、HMC、Wide-IO、AiP、Chiplet、Cavity、Die stack、Heterogeneous，等等，请不要让这些字眼弄花了你的眼睛，这些技术只是基于不同的结构、工艺和材料，实现在封装内的集成。
之后，包括封测代工厂（Out Sourced Assembly and Testing，OSAT）、IC Foundry和系统厂商都开始关注SiP技术，并积极展开研发和应用。
2.封装内的3D集成
在封装内部进行3D集成具有天然的优势，3D集成的方式可以分为多种类型。
基于芯片堆叠的3D集成技术，目前仍广泛应用于封装集成领域，是将功能相同的裸芯片从下至上堆在一起，形成3D堆叠，再由两侧的键合线连接，最后以系统级封装的外观呈现。
三种基于芯片堆叠的3D集成技术如图2-15所示，图中从左至右分别是金字塔形堆叠、悬臂形堆叠和并排堆叠。
图2-15 三种基于芯片堆叠的3D集成技术
另一种常见的集成方式是将一颗倒装焊（Flip Chip）裸芯片安装在SiP基板上，将另外一颗裸芯片以键合的方式安装在其上方，如图2-16所示，这种3D集成方案在手机中比较常用。
图2-16 键合芯片和倒装焊芯片堆叠的3D集成技术
基于无源TSV的2.5D IC如图2-17（a）所示，在基板与裸芯片之间放置一个作为中介层的硅基板，中介层上具备硅通孔（TSV），通过TSV连接硅基板上方与下方表面的金属层。这种集成技术通常被称为2.5D IC，因为作为中介层的硅基板是无源被动元件，TSV并没有打在芯片本身。
基于有源TSV的3D IC如图2-17（b）所示，在这种3D集成技术中，至少有一个裸芯片与另一个裸芯片叠放在一起，位于下方的裸芯片采用了TSV技术，通过TSV让上方的裸芯片与下方裸芯片、SiP基板通信。
图2-17 基于无源TSV的2.5D IC和基于有源TSV的3D IC
以上技术都是指在芯片工艺制作完成后，再通过堆叠实现3D集成，这些手段基本都是在封装阶段进行的，我们可以称之为封装内的3D集成、3D封装或3D SiP技术。
2.2.4 集成（Integration）小结
最后，比较一下在IC、PCB和 Package中集成的特点，并做出总结和相关预测。
1.Integration on Chip（IC层面集成）
IC上晶体管的微观尺度已经接近理论极限，难以为继。
IC面积的增大带来成本提高，工艺难度增大、功耗大，不可持续发展。
IC上的3D集成技术难度大，目前仅限于3D NAND Flash技术，对于其他类型的器件还没有相应的产品和最终解决方案。
2.Integration on PCB（PCB层面集成）
PCB基板上线条密度的增大和层数的增加多年来发展缓慢，基本上到达了实用的极限，继续缩小线宽和线间距，或者提高布线层数，已经没有太多的余地。
PCB器件组装密度的提高依赖于器件封装尺寸的缩小和器件引脚密度的增大。
PCB尺寸比较大，3D集成的局限性比较大，安装在PCB上的元器件通常不支持3D堆叠安装，PCB本身要进行3D集成，在结构强度上往往要借助结构件，这就使得的结构设计变得复杂，实用性不强。
3.Integration in Package（封装内集成）
封装内集成的历史相对封装本身的发展历史较短，相对于IC和PCB而言，发展得还不够充分，未来具有更大的发展潜力。
与IC技术、PCB技术一开始就专注于集成（Integration）不同，封装内集成是封装技术发展到一定程度（电子封装出现大约40年后），并且结合混合集成电路技术发展起来的，所以其发展历史相对较短，具有更大的发展潜力。
在3D集成领域，封装内集成具有天然的优势，芯片向上的引出点通过键合线连接到基板的结构便于堆叠安装，倒装焊芯片和键合线可以堆叠在一起，加上中介层和TSV技术的发展，在封装内进行3D集成更是如虎添翼。
不像IC在微观上已经发展到了极限（十几个原子排列），也不像PCB在宏观上尺寸已经较大，其集成往往要借助结构件进行加固，封装内集成在尺度上比较适合目前技术发展的要求。
综上可知，以SiP技术为代表的封装内集成，目前看来，必将成为电子系统集成技术中发展最快、最有潜力的技术！
需要注意的是，集成是SiP技术发展的基础，但SiP技术可不仅仅局限于集成技术，下面讨论的 interconnection 和 intelligence，同样是SiP技术的精华所在。